基于UVM的FPGA通用接口测试平台的设计
投稿时间:2019-01-26  修订日期:2019-03-12  点此下载全文
引用本文:
摘要点击次数: 112
全文下载次数: 0
作者单位邮编
王涛 中国电子科技集团公司第十研究所 610036
黄坤超 中国电子科技集团公司第十研究所 
李晨阳* 中国电子科技集团公司第十研究所 610036
中文摘要:针对FPGA通用接口,分析UVM验证方法学的局限性,利用层次化设计、通用数据库共享、事件同步化控制、脚本执行等技术,实现了一种基于UVM改进后的测试平台,结合人机交互管理平台,形成FPGA通用接口测试自动化平台,该平台实现了测试指令与测试设计分离,测试设计与被测设计分离,提供可视化的人机交换界面和脚本命令两种执行方式。通过试运行的测试结果分析,新的平台克服了UVM验证平台的复杂性和难以同时满足多重验证环境的问题,有效提升了FPGA测试效率。
中文关键词:FPGA  UVM  测试平台  数据库  自动化
 
Design of Universal Interface Test Platform for FPGA Based on UVM
Abstract:According to fpga universal interface, analyze the limitations of UVM verification methodology, use hierarchical design,common database sharing,event synchronization control,script execution technology etc, an improved testing platform based on UVM is implemented. Combining with man-machine interaction management platform, a universal interface testing automation platform for FPGA is formed.The platform is separated from test sequence and test design,test design and DUT,providing visual human-computer interface and script command execution.Analysis of test result through trial operation,the new platform overcomes the complexity of the UVM verification platform and the difficulty of satisfying multiple verification enviroments, efficient?improve the efficiency of FPGA testing.
keywords:FPGA  UVM  test platform  database  automation
查看全文   查看/发表评论   下载pdf阅读器